Une nouvelle conception de puce pourrait conduire à des smartphones avec une durée de vie quotidienne de la batterie d’une semaine

IBM et Samsung ont déclaré une percée dans la disposition des semi-conducteurs qui pourrait ouvrir la voie à de nouveaux processeurs impressionnants avec une densité de transistors plus grande que jamais auparavant.

Lors de la convention annuelle des semi-conducteurs IEDM, la paire a imprimé l’analyse dans une nouvelle architecture qui positionne les transistors perpendiculairement à la surface de la puce, avec un flux vertical actuel dans les deux directions égales. L’architecture de la puce est appelée VTFET, pour vertical transport subject impact transistor.

Selon IBM et Samsung, la nouvelle tactique démontre une voie évidente pour passer à l’échelle au-delà des nanofeuilles produisant un savoir-faire technologique, peu de temps après quoi la longueur des transistors sur une puce tombe à bien moins de 1 nm (pour le contexte, un brin d’ADN humain est de 2,5 nm de diamètre).

« L’annonce des technologies d’aujourd’hui vise à remettre en question les conventions et à repenser la façon dont nous continuons à faire progresser la société moderne et à produire de nouvelles améliorations qui améliorent le mode de vie et réduisent notre impression environnementale », a déclaré le Dr Mukesh Khare, vice-président du cloud hybride et des programmes chez IBM Analysis.

« Compte tenu des contraintes auxquelles le domaine est actuellement confronté sur de nombreux fronts, IBM et Samsung démontrent notre motivation à innover conjointement dans la conception de semi-conducteurs et une poursuite commune de ce que nous appelons « hard tech ». »

La législation de Moore perdure

Les architectures de puces les plus dominantes actuellement sont reconnues comme des transistors à effet de zone à transport latéral (ou FET). L’architecture à transistors à résultat inférieur à la zone d’aileron (finFET), par exemple, les transistors sont emballés sur le sol d’une puce, avec un flux latéral existant entre eux. Avec VTFET, cela dit, les ingénieurs ont une dimension supplémentaire à apprécier et présentent des flux aussi bien vers le haut que vers le bas.

« Dans le passé, les concepteurs emballaient beaucoup plus de transistors sur une puce en réduisant son pas de grille et son pas de câblage », a déclaré IBM. « Mais avec les technologies finFET les plus avancées, il n’y a que très peu de place pour les espaceurs, les portes et les contacts. »

“[VTFET] résout les obstacles de mise à l’échelle en soulageant les contraintes physiques réelles sur la longueur de la grille du transistor, l’épaisseur de l’espaceur et en prenant contact avec le dimensionnement afin que ces caractéristiques puissent toutes être optimisées éventuellement pour les performances générales ou la consommation de force.

Un chercheur à un dispositif de liaison par compression thermique (TCP) dans une installation de fabrication. (Note de crédit de l’image : IBM)

Cette percée est importante pour deux explications clés, affirme IBM. Pour commencer, le VTFET devrait ouvrir la voie à la poursuite de la loi de Moore (une prédiction conçue en 1965 selon laquelle le nombre de transistors sur une puce doublera chaque année), ce que beaucoup croyaient impossible. Plus le nombre de transistors est élevé, bien sûr, plus la puce est efficace – et finalement plus l’ordinateur personnel, le poste de travail, le serveur, etc.

Ensuite, le VTFET est expliqué pour permettre une circulation récente accrue avec moins d’électricité gaspillée, ce qui pourrait aider à réduire la somme d’énergie consommée par les puces jusqu’à 85% par rapport aux FET traditionnels.

En termes d’impact sur le monde réel, IBM déclare que les puces développées sur l’architecture VTFET pourraient ouvrir la voie aux smartphones avec une durée de vie de la batterie de plus de 7 jours, réduire considérablement l’énergie essentielle pour effectuer des charges de travail de calcul intensif (comme l’extraction de crypto et chiffrement des données), et bien plus encore.